定制IC设计（维意定制）

求IC半定制设计与全定制设计的区别，工程中的区别？就业形势分析，哪个就业前景更好？

半定制设计和全定制设计是两种完全不同的ic设计流程。简单来说，全定制设计中每个晶体管的尺寸和布局都将由人工设计。半定制设计多用于超大规模集成电路。由于电路规模巨大，手工完成比较困难，所以一般只进行行为描述(HDL)和仿真，然后使用EDA工具在特定约束下直接综合电路和版图。显然，一个优秀的全定制电路是可以做到极致优化的，所以性能、功耗、面积等指标都会超过半定制电路，但人工和时间成本会比后者高很多。一般来说，数字大规模电路采用半定制工艺设计；模拟电路(在行为级建模和综合的难度比数字电路大得多)和一些复用率高的模块，如数字IP、标准单元、存储单元等，将采用全定制设计。很难说哪个方向前景更好。我认识的做全定制和半定制的同学，最后都找到了好工作。我只能说全定制设计靠经验，对电路的了解要求更多，门槛高，比半定制设计的工作量少，而数字全定制设计比模拟全定制设计少。

fpga与ic设计的区别和联系是什么？

Ic设计可以分为全定制和半定制，FPGA设计就是半定制IC设计。具体来说，FPGA设计一般不需要考虑门电路以下的问题，而全定制IC设计需要深入版图。时钟门控的应用，不建议在fpga中使用门控时钟。asic虽然不太赞成用，但也没多大关系。输出缓冲器和门，恐怕fpga中没有这种器件，所以延迟的估计和门的应用就要重新考虑了；存储器在fpga和asic中的应用有很大的不同。fpga中使用内置或查找表。Asic主要由厂商定义，尺寸更随机(相对于部分FPGA)；atch的使用，在fpga中基本不使用锁存器，但在asic中要看需要和设计能力；或其他计算模块。许多fpga提供dsp、乘法器等。当然，有空间的话也可以自己写。基本上，asic必须自己设计。不知道有没有厂家提供这些。基于soc设计，对于模拟部分的应用，fpga上的数模混合设计功能有限。asic上就不说了。pll的时钟处理等。dcm、dll、pll等。对于时钟处理在fpga上也有提供，但是它们远不如asic强大，所以写代码的时候要想一想它们有多少时钟；一般来说，同一个代码在两个地方以不同的速度实现。具体应用要注意。

fpga与ic设计的区别和联系

Ic设计可以分为全定制和半定制，FPGA设计就是半定制IC设计。具体来说，FPGA设计一般不需要考虑门电路以下的问题，而全定制IC设计需要深入版图。具体区别：1门控时钟的应用，不建议在fpga中使用门控时钟。asic虽然不太赞成用，但也没多大关系。输出大的缓冲器和门，恐怕fpga里没有这种器件，所以延迟的估计和门的应用要重新考虑；3.3memory在fpga和asic中的应用差别很大。fpga中使用内置或查找表。Asic主要由厂商定义，尺寸更随机(相对于部分FPGA)；4锁存器的使用，在fpga中基本不使用锁存器，但在asic中要看需要和设计能力；5dsp或其他计算模块的调用。许多fpga提供dsp、乘法器等。当然，有空间的话也可以自己写。基本上，asic必须自己设计。不知道有没有厂家提供这些。6基于soc的设计，对于模拟部分的应用，fpga上的数模混合设计只有有限的功能。7pll的时钟处理在asic中没有提到，还有dcm，dll，pll等。对于时钟处理在fpga中也有提供，但远不如asic强大，所以写代码的时候要想想他们有多少时钟；8速度差，一般来说，同一个代码在两个地方以不同的速度实现。具体应用要注意。